

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder

申請日：西元 2003 年 10 月 16 日
Application Date

申請案號：092128662
Application No.

申請人：聯詠科技股份有限公司
Applicant(s)

CERTIFIED COPY OF
PRIORITY DOCUMENT

局長
Director General

蔡練生

發文日期：西元 2004 年 3 月 22 日
Issue Date

發文字號：09320271910
Serial No.

BEST AVAILABLE COPY

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

發明專利說明書

一、 發明名稱	中文	具有主動偏壓電路之功率放大器
	英文	POWER AMPLIFIER HAVING ACTIVE BIAS CIRCUIT
二、 發明人 (共2人)	姓名 (中文)	1. 詹益仁 2. 謝孟緯
	姓名 (英文)	1. CHAN, YI JEN 2. HSIEH, MENG WEI
	國籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW
	住居所 (中文)	1. 桃園縣中壢市內厝里大享街639號 2. 桃園市復興路123號6樓
	住居所 (英文)	1. NO. 639, DASIANG ST., JHONGLI CITY, TAOYUAN COUNTY 320, TAIWAN R.O.C. 2. 6F., NO. 123, FUSING RD., TAOYUAN CITY, TAOYUAN COUNTY 330, TAIWAN
三、 申請人 (共1人)	名稱或 姓名 (中文)	1. 聯詠科技股份有限公司
	名稱或 姓名 (英文)	1. NOVATEK MICROELECTRONICS CORP.
	國籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中文)	1. 新竹科學工業園區新竹縣創新一路13號2樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英文)	1. 2F., NO. 13, INNOVATION ROAD I, SCIENCE-BASED INDUSTRIAL PARK, HSINCHU, TAIWAN, R.O.C.
	代表人 (中文)	1. 何泰舜
	代表人 (英文)	1. HO, TAI SHUNG



四、中文發明摘要 (發明名稱：具有主動偏壓電路之功率放大器)

一種具有主動偏壓電路之功率放大器與其方法。該功率放大器包括一功率放大器電晶體與一主動偏壓電路。其中，該主動偏壓電路，用以接收一輸入功率，並藉以輸出功率放大器電晶體之閘極之偏壓。其中，該偏壓會隨著該輸入功率之增加而升高。因此，本發明之功率放大器，無論在較低的或較高的輸入功率下，皆可具有較高的輸出功率、較佳的線性度，以及較大的功率附加效率之優點。

伍、(一)、本案代表圖為：第____3____圖

(二)、本案代表圖之元件代表符號簡單說明：

300：具有主動偏壓電路之功率放大器

302：電晶體


304：主動偏壓電路

306：二極體

308：電阻

六、英文發明摘要 (發明名稱：POWER AMPLIFIER HAVING ACTIVE BIAS CIRCUIT)

A power amplifier having an active bias circuit and a method thereof are provided. The power amplifier includes a power amplifier transistor and an active bias circuit. The active circuit is provided for receiving an input power and applying a bias to the gate of the power amplifier transistor. The bias will increase corresponding to the increase of the input power.



四、中文發明摘要 (發明名稱：具有主動偏壓電路之功率放大器)


Pin : 輸入功率

Pout : 輸出功率

Vgb : 閘極偏壓

六、英文發明摘要 (發明名稱：POWER AMPLIFIER HAVING ACTIVE BIAS CIRCUIT)

Therefore, the power amplifier of the invention will have excellent output power, linearity and power-added efficiency no matter what the input power is.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先權

無

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

無

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

無

☐熟習該項技術者易於獲得，不須寄存。



五、發明說明 (1)


發明所屬之技術領域

本發明是有關於一種功率放大器，且特別是有關於，一種具有主動偏壓電路而可以改善功率附加效率之功率放大器。

先前技術

功率放大器(power amplifier, PA)，在微波電路(microwave circuits)中，扮演了一個相當重要的角色。例如說，在射頻電路之發射端(TX)，就是使用功率放大器來放大欲發射之信號。然而，隨著無線通訊之快速發展，今日的可攜帶式(portable)通訊系統中，最重要的技術發展關鍵就是最大輸出功率(maximum output power)與輸出功率之效率(efficiency of output power)。

一般而言，一般的功率放大器之輸出之效率，可以由輸出功率與輸出功率之效率來表示。在輸出功率中，較重要的是最大輸出功率，而在輸出功率之效率中，較重要的是功率增益(power gain)與功率附加效率(power-added efficiency, PAE)。功率增益之定義為輸出功率與輸入功率之比值，功率增益越大，表示該功率放大器之放大能力越好。功率附加效率(PAE)的定義則為該功率放大器將直流輸入功率轉換成交流輸出功率的能力，即功率附加效率(PAE) = (交流輸出功率 - 直流輸入功率) / 直流輸入功率，該值亦是越大越好。第1圖繪示傳統的功率放大器之輸出功率、功率增益與功率附加效率。如第1圖所示，在輸入功率較小時，一般的功率放大器具有不錯的線性度。





五、發明說明 (2)

當輸入功率太大時，輸出功率再也無法被線性地放大，導致其增益開始下降，此現象稱為增益壓縮(gain compression)，若增益壓縮越晚發生，表示該功率放大器之線性度(linearity)越佳，較可維持輸出信號不失真。

第2圖繪示一傳統的半導體電晶體(semiconductor transistor)功率放大器之電路示意圖。請參考第2圖，圖中電晶體202即為一作為功率放大器之電晶體，例如說，一CMOS電晶體，其中 V_g 為電晶體202之閘極偏壓(gate bias)， P_{in} 為輸入功率， P_{out} 為輸出功率。在傳統的CMOS功率放大器中，一般是使用A級(class-A)的偏壓(bias)方式。此種A級偏壓之設計方式，是將電晶體202偏壓於飽和電壓(saturation voltage) V_{sat} 之一半，使得信號在較大的輸出功率時，能以全波形傳輸，如此該功率放大器可具有較高的輸出功率與功率增益，並具有較好的線性度而不使信號失真。但是其缺點是，在較低的輸出功率時，因為一般A級功率放大器之設計均為單一定偏壓（例如說，電晶體202之閘極偏壓 V_g 依然是設定在 V_{dd} 之一半），而功率等於電壓乘以電流，因此，雖然電流降低，但是功率之消耗仍無法降低，而造成不必要的直流功率損耗。

所以，在某些情形下，為了提升功率放大器之輸出功率之效率，會將功率放大器操作在AB級(class-AB)或B級(class-B)工作區間，亦即降低第2圖中電晶體202之閘極偏壓 V_g ，因此，功率放大器之功率附加效率(PAE)因此增加了，但是相對地，在較大輸出功率時，信號之波形將受



五、發明說明 (3)

到偏壓點之限制，導致其最大輸出功率與線性度之降低。

因此，如何有效地提高功率放大器之功率附加效率 (PAE) 以降低直流功率之損耗，而又能維持其最大輸出功率與線性度不會因而降低，對於一功率放大器而言是有相當重要的。

發明內容


本發明之一目的是提出一種具有主動偏壓電路之功率放大器，可以有效地提高功率放大器之功率附加效率 (PAE) 以降低直流功率之損耗，又能維持其最大輸出功率與線性度不會因而降低，以有效地解決上述的問題。

為了達成本發明之一目的，本發明提出一種具有主動偏壓電路之功率放大器，包括一功率放大器電晶體與一主動偏壓電路。其中，功率放大器電晶體，具有一閘極與該閘極之一偏壓。而主動偏壓電路，連接到一輸入功率端與功率放大器電晶體之閘極，用以從輸入功率端接收一輸入功率，並藉以輸出閘極之偏壓，其中，該偏壓會隨著該輸入功率之增加而升高。

在如上所述之本發明之具有主動偏壓電路之功率放大器中，該偏壓隨著輸入功率之增加而升高之一變化曲線，為一線性變化或一非線性變化其中之一。

較佳的是，在如上所述之本發明之具有主動偏壓電路之功率放大器中，功率放大器電晶體與主動偏壓電路可以為一單晶片 (system on chip, SOC) 設計與製造。

較佳的是，在如上所述之本發明之具有主動偏壓電路



五、發明說明 (4)


之功率放大器中，主動偏壓電路，包括一二極體以及一電阻。其中該二極體之一等效阻抗，可以隨著輸入功率而變化。

為了達成本發明之另一目的，本發明提出一種具有主動偏壓電路之功率放大器之積體電路，包括一功率輸出裝置、一功率放大器電晶體、一主動偏壓電路以及一功率輸入裝置。其中該功率放大器電晶體，具有一閘極與該閘極之一偏壓。該主動偏壓電路，連接到該功率輸出裝置與該功率放大器電晶體之該閘極，用以從該輸出裝置接收一輸入功率，並藉以輸出該閘極之該偏壓，其中，該偏壓會隨著該輸入功率之增加而升高。而功率輸入裝置，則是連接到該功率放大器電晶體之一輸出，用以接收該功率放大器電晶體之放大後之一輸出功率。

在如上所述之本發明之具有主動偏壓電路之功率放大器之積體電路中，該偏壓隨著輸入功率之增加而升高之一變化曲線，為一線性變化或一非線性變化其中之一。

較佳的是，在如上所述之本發明之具有主動偏壓電路之功率放大器之積體電路中，功率放大器電晶體與主動偏壓電路可以為一單晶片(system on chip, SOC)設計與製造。

較佳的是，在如上所述之本發明之具有主動偏壓電路之功率放大器之積體電路中，主動偏壓電路，包括一二極體以及一電阻。其中該二極體之一等效阻抗，可以隨著輸入功率而變化。



五、發明說明 (5)

為了達成本發明之另一目的，本發明提出一種方法，用以根據一輸入功率之大小輸出一電晶體功率放大器之一閘極偏壓，包括提供一輸入功率；以及根據該輸入功率輸出一閘極偏壓，其中該偏壓會隨著該輸入功率之增加而升高。

在如上所述之本發明之方法中，該閘極偏壓隨著該輸入功率之增加而升高之一變化曲線，為一線性變化或一非線性變化其中之一。


綜上所述，在本發明之功率放大器中，在較低的輸入功率時，本發明具有較低的閘極偏壓值（近似於操作在傳統之AB級或B級工作區間下），而在較高的輸入功率時，本發明具有較高的閘極偏壓值（近似於操作在傳統之A級工作區間下）。因此，本發明之功率放大器，同時具有傳統之A級功率放大器之較高的輸出功率與較佳的線性度，以及傳統之AB級或B級之功率放大器之較大的功率附加效率之優點。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

實施方式

以下，本發明將以實施例，舉例說明具有主動偏壓電路之功率放大器。然而，該些時施例係用以說明本發明，並非用以限定本發明之範圍。

第3圖為一電路示意圖，繪示具有主動偏壓電路之功




五、發明說明 (6)

率放大器，係依據本發明之一實施例。請參照第3圖，圖中繪示一具有主動偏壓電路之功率放大器300，其中電晶體302即為一作為功率放大器之電晶體，例如說，一CMOS電晶體，其中 V_{gb} 為電晶體302之閘極偏壓(gate bias)， P_{in} 為輸入功率， P_{out} 為輸出功率，而二極體306與電阻308則構成一主動偏壓電路304。第4圖為二極體之等效阻抗隨輸入功率變化之特性，由第4圖中可知，當一載有一定功率之信號經過一並聯之二極體，則不論該二極體之偏壓是設於順向偏壓或逆向偏壓，該二極體之等效阻抗將隨著該信號之功率之增加而遞減。因此，在第3圖之主動偏壓電路304中，當輸入功率 P_{in} 為較低之輸入功率時，主動偏壓電路304則等效於一順向偏壓之二極體與一串聯並接地之大電阻分壓，可藉由調整該分壓電阻值之大小，使電晶體302是操作在較低的閘極偏壓 V_{gb} （亦即傳統之AB級或B級工作區間）下。因此，在較低的輸入功率 P_{in} 時，具有主動偏壓電路之功率放大器300可以獲得較高的功率附加效率(PAE)，而可以降低直流功率之損耗。

在第3圖中，隨著輸入功率 P_{in} 的提高，二極體306之等效阻抗因而減少，相對的二極體306可以獲得較大的分壓。因此，隨著輸入功率 P_{in} 的提高，電晶體302之閘極偏壓 V_{gb} 亦逐漸升高（亦即操作在傳統之A級工作區間中），使得具有主動偏壓電路之功率放大器300可以獲得與傳統A級放大器相同之較高的輸出功率與較佳的線性度。


綜上所述，第5圖繪示具有主動偏壓電路之功率放大



五、發明說明 (7)

器中，與傳統之A級功率放大器中，之電晶體之閘極偏壓之一比較圖。請參照第5圖，其中繪示第3圖中所示之具有主動偏壓電路之功率放大器300中，其電晶體302之閘極偏壓 V_{gb} ，與傳統之A級功率放大器中之電晶體之閘極偏壓之一比較圖。由第5圖中可知，傳統之A級功率放大器，無論在較低的或較高的輸入功率下，均具有單一的固定閘極偏壓值。而本發明的具有主動偏壓電路之功率放大器中，在較低的輸入功率時，具有較低的閘極偏壓值，而在較高的輸入功率時，具有較高的閘極偏壓值。

第6圖繪示具有主動偏壓電路之功率放大器中，與傳統之A級功率放大器中，之輸出功率、功率增益與功率附加效率之一比較圖。因為在第5圖中，傳統之A級功率放大器，因為無論在較低的或較高的輸入功率下，均具有單一的固定閘極偏壓值，而本發明之具有主動偏壓電路之功率放大器，在較低的輸入功率時，具有較低的閘極偏壓值，而在較高的輸入功率時，具有較高的閘極偏壓值。所以在第6圖中，本發明之具有主動偏壓電路之功率放大器之功率附加效率，明顯地大於傳統之A級功率放大器之功率附加效率，係因為在較低的輸入功率時，本發明具有較低的閘極偏壓值（近似於操作在傳統之AB級或B級工作區間下），而在較高的輸入功率時，本發明具有較高的閘極偏壓值（近似於操作在傳統之A級工作區間下）。亦即，本發明之功率放大器，同時具有傳統之A級功率放大器之較高的輸出功率與較佳的線性度，以及傳統之AB級或B級之功





五、發明說明 (8)

率放大器之較大的功率附加效率之優點。

第7圖繪示本發明之另一實施例，之具有主動偏壓電路之CMOS功率放大器之一電路示意圖。請參照第7圖，一具有主動偏壓電路之CMOS功率放大器700，其中電晶體702為功率放大器700之主要部分，係作為一功率放大電晶體。主動偏壓電路704則為提供電晶體702之閘極偏壓 V_{gb1} 之電路。其餘圖中之電感與電容係組成阻抗匹配(impedance match)網路。

在主動偏壓電路704中，電晶體712其作用類似於二極體，而電阻714與716則是用以調整偏壓之值與整體偏壓曲線之位準(basic level)，亦可作為阻絕高頻用，而空乏型電晶體718其作用亦是類似於二極體，與電阻720串聯。雖然電晶體718之等效阻抗亦會隨著信號之功率而變化，但是因為電阻720之電阻值，比電阻714與716之電阻值大很多，所以電晶體718與電阻720之總效果，只是在於提供偏壓之位準差。

第8圖為一電流對電壓之變化圖，繪示主動偏壓電路中兩個電晶體電路之電流對電壓之曲線。在第8圖中，電晶體712對閘極偏壓 V_{gb1} 之電流對電壓之曲線為右方符號與連接線所構成之複數個曲線L1所表示，而電晶體718對閘極偏壓 V_{gb1} 之電流對電壓之曲線則為左方之曲線L2所表示。其中右方複數個曲線L1中有4條曲線，各繪示在不同的輸入功率下（在第8圖中，各為-20dBm、-10dBm、0dBm與5dBm之輸入功率），閘極偏壓 V_{gb1} 隨著輸入功率變化的




五、發明說明 (9)

情形。可以發現，當輸入功率逐漸增加時，閘極偏壓 V_{gb1} 亦隨之增加。在第8圖中，左方曲線L2與右方曲線L1之交點所對應之閘極偏壓 V_{gb1} ，即為施加到作為功率放大用之電晶體702之閘極偏壓 V_{gb1} 。因此，隨著輸入功率逐漸增加時，施加到電晶體702之閘極偏壓 V_{gb1} 亦隨之增加。

第9圖本發明之具有主動偏壓電路之功率放大器中，與傳統之A級功率放大器中，汲極到源極之電流對輸入功率之比較圖。對於傳統之A級功率放大器，因為無論在較低的或較高的輸入功率下，均具有單一的固定閘極偏壓值，因此其汲極到源極之電流對輸入功率之變化不大。而本發明之具有主動偏壓電路之功率放大器，在較低的輸入功率時，具有較低的閘極偏壓值，因此其汲極到源極之電流亦較小。而在較高的輸入功率時，具有較高的閘極偏壓值，因此其汲極到源極之電流亦較大。因為功率之大小是等於電流與電壓之乘積，因此，本發明之具有主動偏壓電路之功率放大器，在較低的輸入功率時，具有較低的電壓與電流，所以直流功率之損耗較小，相對的功率附加效率就變的較大。而在較高的輸入功率時，具有較接近於傳統之A級功率放大器之電流與電壓，因此其輸出功率與線性度亦變的較好。

在本發明之另一較佳之實施例中，本發明之具有主動偏壓電路之功率放大器，其功率放大器與主動偏壓電路可以為一單晶片(system on chip, SOC)設計與製造。因此，其中不論是主動元件或是被動元件，其相互之間的電





五、發明說明 (10)

性隔離是很重要的，所以不論是元件中之電感或是電晶體都是設計與配置於一較深的N型摻雜區域中，以隔絕相互之間的信號干擾。

綜上所述，在本發明之功率放大器中，在較低的輸入功率時，本發明具有較低的閘極偏壓值（近似於操作在傳統之AB級或B級工作區間下），而在較高的輸入功率時，本發明具有較高的閘極偏壓值（近似於操作在傳統之A級工作區間下）。因此，本發明之功率放大器，無論在較低的或較高的輸入功率下，皆可具有較高的輸出功率、較佳的線性度，以及較大的功率附加效率之優點。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

第1圖繪示傳統的功率放大器之輸出功率、功率增益與功率附加效率；

第2圖繪示一傳統的半導體電晶體功率放大器之電路示意圖；

第3圖為一電路示意圖，繪示具有主動偏壓電路之功率放大器，係依據本發明之一實施例；

第4圖為二極體之等效阻抗隨輸入功率變化之特性；

第5圖繪示具有主動偏壓電路之功率放大器中，與傳統之A級功率放大器中，之電晶體之閘極偏壓之一比較圖；

第6圖繪示本發明之具有主動偏壓電路之功率放大器中，與傳統之A級功率放大器中，之輸出功率、功率增益與功率附加效率之一比較圖；

第7圖為一電路示意圖，繪示具有主動偏壓電路之CMOS功率放大器，係依據本發明之一實施例；

第8圖為一電流對電壓之變化圖，繪示主動偏壓電路中兩個電晶體電路之電流對電壓之變化曲線，係依據本發明之一實施例；以及

第9圖本發明之具有主動偏壓電路之功率放大器中，與傳統之A級功率放大器中，汲極到源極之電流對輸入功率之比較圖。

圖式標記說明：

300、700：具有主動偏壓電路之功率放大器

202、302、702、712、718：電晶體



圖式簡單說明

304、704：主動偏壓電路

306：二極體


308、714、716、720：電阻

Pin：輸入功率

Pout：輸出功率

Vg、Vgb、Vgb1：閘極偏壓

L1、L2：曲線



六、申請專利範圍

1. 一種具有主動偏壓電路之功率放大器，包括：

一功率放大器電晶體，具有一閘極與該閘極之一偏壓；以及

一主動偏壓電路，連接到一輸入功率端與該功率放大器電晶體之該閘極，用以從該輸入功率端接收一輸入功率，並藉以輸出該閘極之該偏壓，其中，該偏壓會隨著該輸入功率之增加而升高。

2. 如申請專利範圍第1項所述之具有主動偏壓電路之功率放大器，其中該偏壓隨著該輸入功率之增加而升高之一變化曲線，為一線性變化。

3. 如申請專利範圍第1項所述之具有主動偏壓電路之功率放大器，其中該偏壓隨著該輸入功率之增加而升高之一變化曲線，為一非線性變化。

4. 如申請專利範圍第1項所述之具有主動偏壓電路之功率放大器，其中該功率放大器電晶體與該主動偏壓電路可以為一單晶片(system on chip, SOC)設計與製造。

5. 如申請專利範圍第1項所述之具有主動偏壓電路之功率放大器，其中該主動偏壓電路，包括一二極體以及一電阻。

6. 如申請專利範圍第4項所述之具有主動偏壓電路之功率放大器，其中該主動偏壓電路中之該二極體之一等效阻抗，會隨著該輸入功率變化。

7. 一種具有主動偏壓電路之功率放大器之積體電路，包括：



六、申請專利範圍

一 功率輸出裝置；

一 功率放大器電晶體，具有一閘極與該閘極之一偏壓；

一 主動偏壓電路，連接到該功率輸出裝置與該功率放大器電晶體之該閘極，用以從該輸出裝置接收一輸入功率，並藉以輸出該閘極之該偏壓，其中，該偏壓會隨著該輸入功率之增加而升高；以及

一 功率輸入裝置，連接到該功率放大器電晶體之一輸出，用以接收該功率放大器電晶體之放大後之一輸出功率。


8. 如申請專利範圍第7項所述之具有主動偏壓電路之功率放大器之積體電路，其中該偏壓隨著該輸入功率之增加而升高之一變化曲線，為一線性變化。

9. 如申請專利範圍第7項所述之具有主動偏壓電路之功率放大器之積體電路，其中該偏壓隨著該輸入功率之增加而升高之一變化曲線，為一非線性變化。

10. 如申請專利範圍第7項所述之具有主動偏壓電路之功率放大器之積體電路，其中該功率放大器電晶體與該主動偏壓電路可以為一單晶片(system on chip, SOC)設計與製造。

11. 如申請專利範圍第7項所述之具有主動偏壓電路之功率放大器之積體電路，其中該主動偏壓電路，包括一二極體以及一電阻。

12. 如申請專利範圍第11項所述之具有主動偏壓電路



六、申請專利範圍

之功率放大器之積體電路，其中該主動偏壓電路中之該二極體之一等效阻抗，會隨著該輸入功率變化。

13. 一種方法，用以根據一輸入功率之大小輸出一電晶體功率放大器之一閘極偏壓，包括：


提供一輸入功率；以及

根據該輸入功率輸出一閘極偏壓，其中該偏壓會隨著該輸入功率之增加而升高。


14. 如申請專利範圍第13項所述之方法，其中該閘極偏壓隨著該輸入功率之增加而升高之一變化曲線，為一線性變化。

15. 如申請專利範圍第13項所述之方法，其中該閘極偏壓隨著該輸入功率之增加而升高之一變化曲線，為一非線性變化。







第 1 圖




第 2 圖




第 3 圖




第 4 圖




第 5 圖




第 6 圖



第 7 圖




第 8 圖




第 9 圖


第 1/19 頁




第 1/19 頁



第 2/19 頁



第 2/19 頁



第 3/19 頁




第 4/19 頁




第 5/19 頁




第 5/19 頁



第 6/19 頁



第 6/19 頁




第 7/19 頁




第 7/19 頁




第 8/19 頁



第 8/19 頁




第 9/19 頁




第 9/19 頁




第 10/19 頁




第 10/19 頁




第 11/19 頁




第 11/19 頁



第 12/19 頁




第 12/19 頁




第 13/19 頁




第 13/19 頁




第 14/19 頁




第 14/19 頁




第 15/19 頁



第 16/19 頁



第 17/19 頁



第 18/19 頁



第 19/19 頁

